# MICROCOMPUTER AND CONTROL SYSTEM

Publication number: JP2001022692 Publication date: 2001-01-26

Inventor: KURIHARA KIYOSHI

Applicant: HITACHI LTD: HITACHI ULSI SYS CO LTD

Classification: - international:

al: G06F15/78; G06F1/08; G06F13/42; G06F1/08;

G06F15/76; G06F1/08; G06F13/42; G06F1/08; (IPC1-

7): G06F1/08: G06F13/42: G06F15/78

- European:


Application number: JP19990191607 19990706

Priority number(s): JP19990191607 19990706

Report a data error here

### Abstract of JP2001022692

PROBLEM TO BE SOLVED: To supply suitable bus clocks and bus control signals to each clock synchronous device when there exist a plurality of clock synchronous devices. SOLUTION: By providing a clock control circuit 18 and a bus state controller 19 for forming an external bus control signal at the same timing with external bus clock signals of each address area to be accessed, plural external bus clock signals of mutually different frequencies can be outputted. The bus state controller forms the external bus control signal at the same timing with external bus clock signals of each of the address areas to be accessed. Thus, when plural clock synchronous devices exist, suitable bus clocks and bus control signals can be supplied to each of the clock synchronous devices and the execution speed of an entire system is accelerated.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-22692 (P2001-22692A)

(43)公開日 平成13年1月26日(2001.1.26)

							-
(51) Int.Cl.7		識別記号	FΙ		ゲーマコート*(参考)		
G06F	13/42	350	C 0 6 F	13/42	3501	5 B 0 6 2	
	15/78	510		15/78	510P	5 B 0 7 7	
# G06F	1/08			1/04	3 2 0 A	5 B O 7 9	


審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号	特順平11-191607	(71)出顧人 000005108
(		株式会社日立製作所
(22) 刮順日	平成11年7月6日(1999.7.6)	東京都千代田区神田駿河台四丁目 6 番地 (71) 出題人 000233169
		株式会社日立超エル・エス・アイ・システ
		ムズ 東京都小平市上水本町5 丁目22番1号
		(72)発明者 栗原 清
		東京都小平市上水本町5 丁目22番1号 株
		式会社 日立超エル・エス・アイ・システム ズ内
		(74)代理人 100089071
		弁理士 玉村 静世
		最終頁に続く

### (54) 【発明の名称】 マイクロコンピュータ及び制御システム

### (57)【要約】

【課題】 複数のクロック同期式デバイスが存在する場合に、各クロック同期式デバイスに適切なバスクロック、及びバス利間得得の供給を可能とすることにある。 【解決手段】 クロック制御回路(18)と、アクセスする各アドレスエリアの外部パスクロック信号にタイミングを合かせて外部/大規制信号を形成するが高く予能でするため、ステートコントローラ(19)とを設けることで、互いに周波数が異なる複数の外部パスクロック信号の出力をでしたが、複数のクロック開新ボスクロック信号にタイミングを合かせて外部/大規制報告を形成する。 にのことが、複数のクロック開新ボデバイスが存在する場合に、各クロック同期式デバイスに適切なバスクロック、及びバス制制信号の供給を可能とし、システム全体の実行変更の出た登域する。



# 【特許請求の範囲】

【請求項1】 所定の演算処理を行うための中央処理装

上記中央処理装置によって制御され、入力されたクロック信号に基づいて互いに周波数が異なる複数系統の外部 バスクロック信号を形成し、それをクロック同期式デバイスに供給するためのクロック制御回路と.

上記外部バスを介して行われるデータ転送における各種 バス制御信号を、アクセス対象とされるクロック同期式 デバイスに供給される上記外部バスクロック信号のタイ ミングに整合された外部バス制御信号を形成するための バスステートコントローラと

を含むことを特徴とするマイクロコンピュータ。

【請求項2】 上記クロック制御回路は、入力されたクロック信号を選倍又は分周するための情報を設定可能な制御レジスタと.

上記制御レジスタの設定情報に従って、外部クロック信号に同期したクロック信号を形成するためのPLL回路と

上記PLL回路の出力信号を分周して互いに異なる複数 系統の外部バスクロック信号を出力するための分周回路

と、 を含んで成る請求項1記載のマイクロコンピュータ。

【請求項3】 請求項1又は2記載のマイクロコンビュ ータと、上記マイクロコンビュータから出力される外部 クロック信号及びそれにタイミングが整合されたバス制 側信号に基づいて動作される複数のクロック同期式デバ イスとを含んで成る制御ンステム。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、マイクロコンピュ ータ及びそれを具備して成る制御システムに関する。

#### [0002]

【従来の技術】マイクロコンピュータ原用システムの一例とファンステムを挙げることができる。この プリンクシステムにおける削減系には、マイクロコンピュータの他に、このマイクロコンピュータによってアク セス可能な各種メモリや、クロック回期回路が含まれ さ。のコック回期回路は、ASIC(Application Specific Integrated Circuit)によって構成される。また、各種メモリ には、上記マイクロコンピュータにおける演演処理における作用領域などとして使用されるSDRAM(シンク ける作用領域などとして使用されるSDRAM(シンク や、アウトラインフォントデータなどが読み出し専用形 式で締結されたROM(リード・オンリー・メモリ)が 会まれる。

【0003】尚、アリンタシステムに関して記載された 文献の例としては、昭和54年3月30日に、株式会社 オーム社から発行された「電子通信ハンドブック(第1 238頁)」がある。

#### [0004]

【発明が解決しようとする課題】 プリンタシステムにおける制御系 (これを「アリンタ制御システム」という) などのボード上で同期式回路を組むことについて本願発明者が検討した。

【0005】例えば、外部バスクロック出力を1本しか 特たないマイクロコンピュータと動作用減数の高いクロ ック同期式デバイスAと動作用減数の低いクロック同期 式デバイスBを接着する場合、マイクロコンピュータの が終バスクロックをクロック同期式デバイスAの動作周 波数に合わせて出力し、他方のクロック同期式デバイス Bにはマイクロコンピュータの外部クロックを外部の分 同間終を過して観数数を下停でから入力する。このか にすることで、クロック同期式デバイスA、Bに対して 各々の最高周波数に応じたクロック信号を供給すること ができる。

【0006】しかしながら、その場合、外部の分間回路 を通して生成されたクロック周波数とマイクロコンピュ クタのバス制御信号はタイミングが合わないでか。クロック同期式デバイスBとの間でデーク転送を行うことが できない、このため、上部のケースでは、外部クロック 別数数をクロック同期式デバイスBの周波数に合わせ ることにより、高速動件デバイスを低速で動作させるこ とになり、システム全体のパフォーマンス向上を阻害してしまう。

【0007】本発明の目的は、複数のクロック同期式デバイスが存在する場合に、各クロック同期式デバイスに 適切なバスクロック、及びバス制御信号を供給するため の技術を提供することにおる。

【0008】本発明の別の目的は、複数のクロック同期 式デバイスが存在する場合に、各クロック同期式デバイ スに連切なバスクロック、及びバス制御信号を供給する ととにより、システム全体の実行速度の向上を図るため の技術を提供することにある。

#### [0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】すなわち、所究の演集処理を行うための中央処理装置と、上記中央処理装置によって制御され、入力されたクロック信号に基づいて互いに開波数が解なる複数の外部バスクロック信号を形成するためのクロック信号にクイミングを合わせて外部バス制御信号を形成するためのバスステートコントローラとを設ける。

【0011】上記した手段によれば、クロック制御回路は、互いに周波数が異なる複数の外部バスクロック信号を出力する。このとき、バスステートコントローラは、

外部バスクロック信号毎にクイミングを含わせて外部バス制御信号を形成するこのことが、複数のクロック間 販式デバイスが存在する場合に、各クロック同間式デバイスに適切なバスクロック、及びバス制御信号の供給を 可能とし、システム全体の実行速度の向上を連成する。 100121このとき、外部から与えられたクロック信 号を分層又は逓倍するための任意の倍率を設定可能な制 側レジスクと、制御レジスクの設定情報に従って、外部 クロック信号に両限したクロック信号を形成するための PLL回路と、上記PLL回路の出力信号を分開するための分別回路とを含んで上記グロック制御回路を構成することができる。

【0013】上配構成のマイクロコンピュータと、マイクロコンピュータから出力される外部クロック信号及び それにタイミングが整合されたバス制御信号に基づいて 動作される複数のデバイスとを含んで制御ンステムを構 成することができる。

[0014]
【発明の実施の形態】図2には本発明にかかる制御システムの一例であるプリンタ制御システムが示される。
[0015]図2に示されるプリンタ制御システムは、マイクロコンピュータ1、SDRAM (シンクロイン・ス・グイナミック・ラングム・アクセス・メモリ)2、ROM(リード・オンリ・メエリ)3、ASICプロック同別回路4、及びSRAM(スティック・ラングム・ア

クセス・メモリ)5を含む。

【0016】マイクロコンピュータ1は、プリンタの動 作制御に関する所定の演算処理を行うもので、アドレス バス及びデータバス6を介して複数のデバイス、例えば 上記SDRAM2、ROM3、ASICクロック同期回 路4、SRAM5に結合されることで、互いに信号のや り取りが可能にされている。そして、このマイクロコン ピュータ1は、第1外部バスクロック信号CKIO-A を出力するための第1クロック出力端子と、第2外部バ スクロック信号CKIO-Bを出力するための第2クロ ック出力端子と、バス制御信号を出力するためのバス制 御信号出力端子とを有する。第1クロック信号CKIO - Aは、特に制限されないが、比較的高い周波数とさ れ、クロック同期式デバイスの一例である上記SDRA M2に伝達される。また、第2外部バスクロック信号C KIO-Bは、上記第1クロック信号CKIO-Aより も周波数が低く設定され、上記ASICクロック同期回 路4に伝達される。外部バス制御信号には、SDRAM 2を選択するためのチップセレクト信号CS0\*(\*は ローアクティブを意味する)、ASICクロック同期回 路4を選択するためのチップセレクト信号CS1\*、リ ードサイクルを指示するためのリード信号RD\*、ライ トサイクルを指示するためのライト信号WE\*が含まれ 8.

【0017】SDRAM2は、比較的周波数の高い第1

クロック信号でKIO-Acに同期して高速動作印能であ り、マイクロコンピュータ1での演演処理における作業 領域として使用される。ROM3は読み出し専用であ り、印字のためのフォントデータ等が書き込まれてい る、SRAM5は、データの一時的な記憶領域として使 用される。

【0018】 F記AS I Cクロック同期回路 4は、AS IC (Application Specific I C) により形成されたもので、動作周波数が他のデバイ スに比べて遅いため、マイクロコンピュータ1からの第 2外部バスクロック信号CKIO-Bに同期動作され る。ここで、第2外部バスクロック信号CK IO-B は、ASICクロック同期回路4の動作クロックとして は適切なものとなるように制御レジスタ181の設定情 報に基づいて設定される。特に制限されないが、ASI Cクロック同期回路4は、図示されないモータを駆動す るためのモータ駆動ユニット4a、印字ヘッドを駆動す るためのヘッド駆動ユニット4b、印字ヘッドの位置検 出を行うためのセンサー回路4 c、パラレルインタフェ 一ス回路4d、シリアルインタフェース回路4e、US B (Universal Serial Bus) インタフェース回路4 fが 含まれる。

【0019】上記モータ駆動ユニット4aには、モータ 駆動情報を一時的に保持するためのレジスタが設けら れ、このレジスタの情報に基づいてモータ駆動が行われ る。上記ヘッド駆動ユニット4bには印字データを一時 的に記憶するためのレジスタが設けられており、このレ ジスタに書き込まれたデータに基づいて印字ヘッドが駆 動される。パラレルインタフェース回路4bは、図示さ れないパーソナルコンピュータからパラレル形式で伝達 されたバイトデータを一時的に保持するためのレジスタ を含み、シリアルインタフェース回路4e及びUSBイ ンタフェース回路4 f は、それぞれ図示されないパーソ ナルコンピュータからのシリアルデータを順次取り込ん でパラレル形式のデータに変換するためのレジスタを含 む。上記モータ駆動ユニット4 a、ヘッド駆動ユニット 4 b、センサー回路4 cのそれぞれに含まれるレジスタ や、各インタフェース回路4d~4fにおけるレジスタ は、マイクロコンピュータ1によってリード・ライト可 能にされている。

【0020】上記ASICクロック同期間略4は、マイクロコンピューク1かのウチップセレクト信号CSI\* によって選択される。また、ASICクロック同期回路 4内のキュニットあるいは各インタフェース回路はアド レスパッファをかして入力されてアドレス信号の一部を デコードして得られた信号に基づいて選択される。具体 的には、マイクロコンピュータ1からのチップセント 信号CSI\*と、アドレスパスを介して入力されたアド レス信号の一部をデコードして得られた信号との論理様 が求められ、その論理様結果に基づいて、ASICクロ が求められ、その論理様結果に基づいて、ASICクロ ック同期回路4内の各ユニットあるいは各インタフェー ス回路が選択されるようになっている。

【0021】図1にはマイクロコンピュータ1の構成例が示される。

【0022】図1に示されるように、このマイクロコン ピュータ1は、CPU(中央処理装置) 11、ROM1 2、DMAC (ダイレクトメモリアクセスコントロー ラ) 13、RAM (ランダムアクセスメモリ) 14、D A (ディジタル/アナログ) 変換器15、タイマ1 6、A/D (アナログ/ディジクル) 変換器17、クロック制御回路18、バスステートコントローラ19を含 た。

【0023】CPU11から内部バス10が引き出さ れ、この内部バス10を介してROM12、DMAC1 3. RAM14. D/A変換器15. タイマ16. A/ D変換器17、クロック制御回路18が結合されてい る、ROM12には、CPU11で実行されるプログラ ムが格納される。DMAC13は、CPU11が介在す ることなしにRAM14と外部装置との間のデータ転送 を可能とする。RAM14はCPU11での溜箕処理の 作業領域として使用される。D/A変換器15は、入力 されたディジタル信号をアナログ信号に変換する機能を 有する。タイマ16は時間計測に使用される。A/D変 換器17は入力されたアナログ信号をディジタル信号に 変換する機能を有する。クロック制御回路18によって システムクロックが形成され、それがバスステートコン トローラ19に伝達される。バスステートコントローラ 19により、アドレスA20-A0、データD31-D O、及び外部バス制御信号(RD\*、WE\*、CSO \*、CS1\*)のバスステートが制御される。特に、本 例においては、外部バス (アドレスバス及びデータバス 6)を介して行われるデータ転送おける外部バスクロッ ク信号の周波数に応じて上記外部バス制御信号が形成さ れるようになっており、それが本例の特徴点の一つとな っている。

【00241クロック新制御路18は、マイクロコンピュータ1の外部から取り込まれた外部グロックに同期して所定用波数のクロック信号を形成するためのPLL(7元ェズ・ロックド・ループ)回路182、このPLし回路182の対信号を分開することにより、近いに周波数が繋なる2系統のクロック信号でK10-A、CK10-Bを形成するための分間回路183、上記PLし回路182个分周回路183の動物情報を保持するための場間ルジスタ181を台、この新郷レジスタ181に変された情報に使ってPLL回路182での格率や、分開器183での分間比が決定される。例えば刺りスプロイスタ181に設定された情報に使ってPLL回路182での倍率として、「メ1」が設定された場合には、外部からPLL回路182で入場合には、外部からPLL回路182へ入力される外部グロスを同の制度が実施と加速数をプロック信号やか成

れ、それが後段の分周回路183へ伝達される。また、 制御レジスタ183に設定された情報に従ってPLL回 路182での倍率として、「×2」が設定された場合に は、外部からPLL回路182へ入力される外部クロッ ク信号の周波数に対して2倍の周波数でクロック信号が 牛成され、それが後段の分周回路183へ伝達される。 同様に制御レジスタ183に設定された情報に従って、 4倍、8倍の周波数でクロック信号が生成され、それが 後段の分周回路183へ伝達される。そして、制御レジ スタ181に設定された情報に従って分周回路183で の分周比として、×1、1/2、1/4、1/8の選択 が可能であり、それにより、第1クロック信号CKIO Aや、第2外部バスクロック信号CKIO-Bの周波 数が決定される。また、クロック制御回路18からは、 第1外部バスクロック信号CKIO-Aによるリード (又はライト) サイクルか、第2外部クロック信号CK IO-Bによるリード (又はライト) サイクルかに応じ たシステムクロックがパスステートコントローラ19に 供給される。バスステートコントローラ19では、この システムクロックに基づいて、バスステートを制御す

【0025】図3には主要部の動作タイミングが示され

【0026】図3に示される動作タイミングによれば、 先ずCKIOーBのリードサイクルが振動され、次にC KIOーAのリードサイクルが振動され、次にC IOーAのリードサイクルが振動され。そして、CKIO ーBのライトサイクルが駆動され。そして、CKIO ーBのライトサイクルが駆動され。そして、CKIO ーBのライトサイクルが駆動され。これにより、例え 「団所されたVM・マナルコンビュータからデータがパ ラレルインタフェース4 d内のレジスタに書き込まれた データが5 DRAM 2に転送され、さらにそのデータが SDRAM 2か、総別・出たいと、マイクロコンビュータ 1で処理された後に、印字のためにヘッド駆動ユニット 4 b内のバッファに書き込まれる、という一連のステッ アが実現される。

【0027】第2外部バスクロック信号CKIO-Bの リードサイクルについて説明する。

【0028】第2外部バスクロック信号でKIO−Bの リードサイクルでは、チップセレクト信号でS1\*がロ ーレベルにアサードされることで、ASICクロック同 期間降るが選択される。そして、バスステートコントロ ラ19により、第2分部バスロック信号でKIO− の歳形で1の立ち下がウエッジに同期してリード信号 RD\*がローレベルにサード信号をRD\*がパンジに同期してリード信号 アンエッジに同期してリード信号をRD\*がパンジに同期してリード信号をRD\*がフェッジに同期してリード信号をRD\*がフェッジに同期してリード信号をRD\*がパンテンジに同期してリードされる。後形で20立ち下がウェッジに同期してASICクロック同期間解の内のシズネの使用デークがマイクロコンピュータ1によってリードされ、CP U内部の汎用レンズタと指格される。CDリードサイク 数に適した第2外部バスクロック信号CKIO-Bと、 それに対応する外部バス制御信号とに基づいて適切に行 われる。

【0029】尚、このとき、チップセレクト信号CSO \*はハイレベルにネゲートされた状態であるため、SD RAM2は非選択状態とされている。

【0030】次に、第1クロック信号CKIO-Aのライトサイクルについて説明する。

【0031】パスステートコントローラ19により第1 クロック信号でKIOーAにおける波形T1の立ち上が フェッジに開眼してチップセンクト信号でS0・がロー レベルにアサートされることにより、SDRAM2が選 状される。第1クロック信号でKIOーAにおける波形 T1の立ち下がりエッジに同期してライト信号やE・ボ ローレベルにアサートされ、波形T2の立ち下がりエッ ゾに同期してハイレベルにネゲートされる。このライト 信号がE・ボローレベルにアサートされた期間に、上記 CPU内部の別用リジスタに格納されているデーがS RAM2へライトされる。このライトナイクルにおい ては、SDRAM2の動作間波数に進した第1外部パス 内に分で信号でKIOーAと、それに別点する外部パス 制御信号と上番がいて遊いに行れれる。

【0032】尚、このとき、チップセレクト信号CS1 \*はハイレベルにネゲートされた状態であるため、AS ICクロック同期回路4は非選択状態とされている。 【0033】第1クロック信号CKIO-Aのリードサイクルについて説明する。

【0034】バスステートコントローラ19により第1 クロック信号でKIOー人における後数ぎ1つかち上が りエッジに同期してチップセンクト信号でSO・がローレベルにアサートされることにより、SDRAM2がほ り、第1クロック信号でKIOーAの数部71の立ちード がりエッジに同期してリード信号RD・がローレベルに アケートされ、波形72の立ち下がりエッジに同期して リード信号RD \*がいイレベルにネゲートされる。波形 でプロックドライン・ジに同期してリード信号RD \*がローレットに がの汎用レジスティにのコンピュータ1内のCP U内 がの汎用レジスティに別り返まれる。このリードヤイクト に対しては、SDRAM2の動作開波数に適した第1外 都バスタロック信号でKIOーAと、それに対対する外 都バスの回りで見かいてはいいますが、する例に行われる。

【0035】尚、このとき、チップセレクト信号CS1 \*はハイレベルにネゲートされた状態であるため、AS ICクロック同期回路4は非選択状態とされている。 【0036】第2外部バスクロック信号CKIO-Bの ライトサイクルについて逆明する。

【0037】バスステートコントローラ19により第2 クロック信号CKIO-Bにおける波形T1の立ち上が りエッジに同期してチップセレクト信号CS1\*がロー レベルにアサートされることにより、ASICクロック 同期問題者が選択される、第2クロック信号でKIO-Bに対ける波形TIの立ち下がフェジに同開してライト信号WE\*がローレベルにアサートされ、波形T2の 立ち下がリエッジに同開レてハイレベルはアナートされ え、のライト信号WE\*がローレベルにアナートされ た期間に、上記CPU内部の汎用レジスタ内のデータが ASICクロック同間回路4におけるヘッド駆動ユーッ 4人もへの書き込みが行われる。このライトサイクルで は、ASICクロック同間回路4の動作用波数に迫した 第2分格がスクロック信号でKIO-Bと、それに対応 する外部バスクロック信号でKIO-Bと、それに対応 「0038]所、このとき、チップセレクト信号でSO ははハイレベルにネゲートされた状態であるため、SD RAM2は非避形状態とされている。

【0039】上記した例によれば、以下の作用効果を得ることができる。

【〇〇4〇】(1) クロック制御回路18と、アクセスする存下レスエリアの外部バスクロック信号にクイミッを含わせて外部バス制御信号を形成するためのバステートコントローラ19とが設けられているので、互いに関途数が昇をる複数の外部バスクロック信号の出力が可能になり、また、バスステートコントローラ19により、アクセスする各アドレスエリアの外部バスクロック信号にクイミングを合わせて分割が「大部間信号が大ス対域にある。それにより、複数のクロック同期式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、各クロック同時式デバイスが存在する場合に、そのよりに対している。

【0041】(2)外部から与えられたクロック信号を 分周又は場合するための任意の倍率を設定可能ご制御レ ジスタ181と、制御レジスの設定情格に受か、 部クロック信号に同期したクロック信号を形成するため のPLし国路182と、上記PL上国際の出力信号を 別して互いに関するとを複数系様のがエジスロック信号 出力するための分周回路183とを含むことにより、上 記機能と有するクロック制御回路18を容易に構成する ことができる。

【0042】以上本発明者によってなされた発明を具体 的に説明したが、本発明はそれに限定されるものではな く、その要旨を逸脱しない範囲で種々変更可能であるこ とはいうまでもない。

【0043】例えば、PLL回路182における倍率 や、分周回路183における分別比は任意に設定するこ とができる。また、分周回路183から出力される外部 バスクロック信号は2系統に限定されず、より多くの外 部バスクロック信号を出力させることができる。

【0044】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるプリン 夕制御システムに適用した場合について説明したが、本 発明はそれに限定されるものではなく、各種制御システ ムに広く適用することができる。


- 【0045】本発明は、少なくともクロック同期式デバ イスを含むことを条件に適用することができる。
- [0046]
- 【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。
- (10 4 T) すなわち、クロック制御回路と、アクセス する各アドレスエリアの外部パスクロック信号とタイミ ングを合かせて外部パス制御信号を形成するためのバス ステートコントローラとを設けることで、互いに周波数 が異なる複数の外部パスクロック信号の出力を可能にす るとともに、パステートコントローラにより、アク スする各アドレスエリアの外部パスクロック信号にタイ ミングを含わせて外部パスの制御信号を形成することによ り、複数のクロック周則ボデバイスに適切なパスクロック、及び バス制御信号の接続が可能となり、システム全体の実行 環度の前上を図ることができる。
- 【図面の簡単な説明】
- 【図1】本発明にかかるマイクロコンピュータの構成例 ブロック図である。
- 【図2】上記マイクロコンピュータを含む制御システム の一例であるプリンタシステムの構成例ブロック図であ

2.


【図3】上記プリンタシステムにおける主要部の動作タイミング図である。

- 【符号の説明】
- 1 マイクロコンピュータ
- 2 SDRAM
- 3 ROM
- 3 ROM 4 ASICクロック同期回路
- 4a モータ駆動ユニット
- 4 b ヘッド駆動ユニット
- 4 c センサー回路
- 4 d パラレルインタフェース回路
- 4e シリアルインタフェース回路
- 4f USBインタフェース回路 5 SRAM
- 6 アドレスバス及びデータバス
- 6 / 100/10009-9/10
- 10 内部バス 11 CPU
- 12 ROM
- 13 DMAC
- 14 RAM
- 15 D/A変換器
- 16 タイマ
- 17 A/D変換器 18 クロック制御回路
- 19 バスステートコントローラ


(EXI1)



【図2】



【図3】



フロントページの続き

ドターム(参考) 58062 AA03 HH01 58077 FF11 GG14 MM02 58079 BA20 BB04 BC03 DD03 DD05 DD20